



# BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

## COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 10 juil. 2009

Pour le Directeur général de l'Institut  
national de la propriété industrielle  
Le Chef du Département des brevets

Martine PLANCHE

INSTITUT  
NATIONAL DE  
LA PROPRIÉTÉ  
INDUSTRIELLE

SIEGE  
26 bis, rue de Saint Petersburg  
75800 PARIS cedex 08  
Téléphone : 01 53 04 53 04  
Télécopie : 01 42 93 59 30  
<http://www.inpi.fr>

<b>REMISE DES PIÈCES</b> DATE LIEU N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PAR L'INPI DATE DE DÉPÔT ATTRIBUÉE PAR L'INPI <b>V s référer nces pour ce dossier (facultatif) 100125 FR</b>		Réservé à l'INPI 0017002 26 DEC. 2000 26 DEC. 2000 INPI MARSEILLE		<b>1 NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE</b> OMNIPAT MARCHAND André 24 Place des Martyrs de la Résistance 13100 AIX EN PROVENCE	
<b>Confirmation d'un dépôt par télécopie</b> <input type="checkbox"/> N° attribué par l'INPI à la télécopie					
<b>2 NATURE DE LA DEMANDE</b>			<b>Cochez l'une des 4 cases suivantes</b>		
Demande de brevet			<input checked="" type="checkbox"/>		
Demande de certificat d'utilité			<input type="checkbox"/>		
Demande divisionnaire			<input type="checkbox"/>		
Demande de brevet initiale ou demande de certificat d'utilité initiale			N°		Date
			N°		Date
Transformation d'une demande de brevet européen Demande de brevet initiale			<input type="checkbox"/>		Date
			N°		Date
<b>3 TITRE DE L'INVENTION (200 caractères ou espaces maximum)</b> CIRCUIT LOGIQUE A POLARITE VARIABLE					
<b>4 DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE DÉPÔT D'UNE DEMANDE ANTÉRIEURE FRANÇAISE</b>			Pays ou organisation Date Pays ou organisation Date Pays ou organisation Date <input type="checkbox"/> S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»		
<b>5 DEMANDEUR</b>			<input type="checkbox"/> S'il y a d'autres demandeurs, cochez la case et utilisez l'imprimé «Suite»		
Nom ou dénomination sociale			STMICROELECTRONICS		
Prénoms					
Forme juridique			SOCIETE ANONYME		
N° SIREN			3 . 4 . 1 . 4 . 5 . 9 . 3 . 8 . 6		
Code APE-NAF			3 . 2 . 1 . B		
Adresse	Rue	7, Avenue Galliéni			
	Code postal et ville	94250	GENTILLY CEDEX		
Pays			FRANCE		
Nationalité			FRANCE		
N° de téléphone (facultatif)					
N° de télécopie (facultatif)					

REMISE DES PIÈCES DATE LIEU		Réservé à l'INPI 26 DEC 2000 INPI MARSEILLE		DB 540 W / 260899
Vos références pour ce dossier : (facultatif)		100125 FR		
<b>6 MANDATAIRE</b>				
Nom		MARCHAND		
Prénom		André		
Cabinet ou Société		OMNIPAT		
N ° de pouvoir permanent et/ou de lien contractuel				
Adresse	Rue	24 Place des Martyrs de la Résistance		
	Code postal et ville	13100	AIX EN PROVENCE	
N° de téléphone (facultatif)		04.42.99.06.60.		
N° de télécopie (facultatif)		04.42.99.06.69.		
Adresse électronique (facultatif)				
<b>7 INVENTEUR (S)</b>				
Les inventeurs sont les demandeurs		<input type="checkbox"/> Oui <input checked="" type="checkbox"/> Non Dans ce cas fournir une désignation d'inventeur(s) séparée		
<b>8 RAPPORT DE RECHERCHE</b>		Uniquement pour une demande de brevet (y compris division et transformation)		
Établissement immédiat ou établissement différé		<input checked="" type="checkbox"/> <input type="checkbox"/>		
Paiement échelonné de la redevance		Paiement en trois versements, uniquement pour les personnes physiques <input type="checkbox"/> Oui <input checked="" type="checkbox"/> Non		
<b>9 RÉDUCTION DU TAUX DES REDEVANCES</b>		Uniquement pour les personnes physiques <input type="checkbox"/> Requête pour la première fois pour cette invention (joindre un avis de non-imposition) <input type="checkbox"/> Requête antérieurement à ce dépôt (joindre une copie de la décision d'admission pour cette invention ou indiquer sa référence):		
Si vous avez utilisé l'imprimé «Suite», indiquez le nombre de pages jointes				
<b>10 SIGNATURE DU DEMANDEUR OU DU MANDATAIRE</b> (Nom et qualité du signataire) MARCHAND André - CPI N° 95 0303 OMNIPAT		<b>VISA DE LA PRÉFECTURE OU DE L'INPI</b>		

DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg

75800 Paris Cedex 08


Téléphone : 01 53 04 53 04 Télécopie : 01 42 93 59 30

DÉSIGNATION D'INVENTEUR(S) Page N° 1. / 1.

(Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

Cet imprimé est à remplir lisiblement à l'encre noire

08 113 W / 260899

<b>V s références pour ce dossier</b> (facultatif)		100125 FR	
<b>N° D'ENREGISTREMENT NATIONAL</b>			
<b>TITRE DE L'INVENTION</b> (200 caractères ou espaces maximum) CIRCUIT LOGIQUE A POLARITE VARIABLE			
<b>LE(S) DEMANDEUR(S) :</b> MARCHAND André OMNIPAT 24, Place des Martyrs de la Résistance 13100 AIX EN PROVENCE			
<b>DESIGNE(NT) EN TANT QU'INVENTEUR(S) :</b> (Indiquez en haut à droite «Page N° 1/1» S'il y a plus de trois inventeurs, utilisez un formulaire identique et numérotez chaque page en indiquant le nombre total de pages).			
<b>Nom</b>		WUIDART	
<b>Prénoms</b>		Sylvie	
<b>Adresse</b>	<b>Rue</b>	C/O OMNIPAT 24 Place des Martyrs de la Résistance	
	<b>Code postal et ville</b>	13100	AIX EN PROVENCE
<b>Société d'appartenance (facultatif)</b>			
<b>Nom</b>			
<b>Prénoms</b>			
<b>Adresse</b>	<b>Rue</b>		
	<b>Code postal et ville</b>		
<b>Société d'appartenance (facultatif)</b>			
<b>Nom</b>			
<b>Prénoms</b>			
<b>Adresse</b>	<b>Rue</b>		
	<b>Code postal et ville</b>		
<b>Société d'appartenance (facultatif)</b>			
<b>DATE ET SIGNATURE(S)</b> <b>DU (DES) DEMANDEUR(S)</b> <b>OU DU MANDATAIRE</b> (N m t qualité du signataire) Aix en Provence, le 21 décembre 2000 MARCHAND André - CPI N° 95 0303 OMNIPAT			

## CIRCUIT LOGIQUE A POLARITE VARIABLE

La présente invention concerne les circuits intégrés sécurisés et un procédé de brouillage du fonctionnement de circuits logiques présents dans de tels circuits intégrés.

5 La présente invention concerne notamment les circuits intégrés agencés dans les cartes à puce, les étiquettes électroniques, les badges électroniques, et de façon générale dans les objets portables électroniques sécurisés.

10 De façon classique, les transactions électroniques réalisées au moyen d'une carte à puce sont sécurisées grâce à une procédure d'authentification de la carte à puce faisant intervenir un algorithme de cryptographie. Au cours d'une telle procédure d'authentification, le  
15 terminal sollicité pour la transaction envoie à la carte à puce un code aléatoire. La carte à puce doit répondre au terminal en produisant un code d'authentification qui est la transformée du code aléatoire par l'algorithme de cryptographie. Le terminal calcule de son côté la  
20 transformée du code aléatoire et compare le résultat obtenu avec celui renvoyé par la carte. Si le code d'authentification renvoyé par la carte est valable, la transaction est autorisée.

Dans le circuit intégré d'une carte à puce, un tel  
25 algorithme de cryptographie est généralement exécuté par un circuit à logique câblée, ou co-processeur de cryptographie, auquel est attribué une clé secrète stockée dans une zone protégée de la mémoire du circuit intégré. Il est essentiel de garantir une protection  
30 absolue de cette clé secrète car les algorithmes de cryptographie mis en œuvre dans les procédures d'authentification sont en soi connus et seule la clé

secrète garantit l'inviolabilité de la procédure d'authentification.

Or, ces dernières années, les techniques de piratage de circuits intégrés ont considérablement évolué et les fraudeurs disposent aujourd'hui de méthodes d'analyses sophistiquées permettant de déceler les clés secrètes des algorithmes de cryptographie par observation de certains signaux logiques et/ou électriques intervenant dans le fonctionnement d'un circuit intégré. Parmi ces méthodes, certaines sont basées sur une observation du courant consommé par un circuit intégré pendant l'exécution d'opérations confidentielles. On distingue notamment les méthodes d'analyse du type SPA ("Single Power Analysis") et les méthodes d'analyse du type DPA ("Differential Power Analysis"), ces dernières étant particulièrement dangereuses en ce qu'elles permettent de découvrir une clef secrète sans qu'il soit nécessaire d'observer les données circulant sur le bus de données du circuit intégré. D'autres méthodes de piratage sont mises en œuvre au moyen de sondes électriques (méthodes dites de "probing") et sont basées sur une observation des signaux logiques apparaissant dans les circuits logiques, notamment dans les circuits de cryptographie. A cet effet, des orifices de faibles dimensions permettant d'accéder aux nœuds des circuits logiques sont pratiqués dans la plaquette du circuit intégré. Ces orifices sont ensuite remplis d'une matière conductrice pour former à la surface du circuit intégré des zones de contact à partir desquelles la polarité des signaux logiques peut être observée.

Pour contrer ces méthodes de piratage, on connaît diverses contre-mesures consistant par exemple à prévoir un signal d'horloge aléatoire, à utiliser des codes factices, à masquer les variations de la consommation électrique des circuits logiques au moyen de générateurs de courant, à brouiller la consommation électrique de ces circuits au moyen de générateurs de bruit, etc..

Toutefois, il est connu que chaque nouvelle méthode anti-piratage imaginée finit généralement par être contrée par les fraudeurs, qui disposent à cet effet de puissants moyens de calcul et d'analyse. Généralement, 5 diverses méthodes anti-piratage doivent ainsi être combinées afin d'assurer une protection plus efficace.

La présente invention a pour objectif de prévoir un procédé permettant de brouiller le fonctionnement d'un circuit intégré, notamment un circuit logique exécutant 10 un algorithme de cryptographie. Un tel procédé est recherché en tant que moyen supplémentaire permettant de lutter contre le piratage, et est destiné à être combiné, si nécessaire, avec les autres procédés anti-piratage connus, pour améliorer la sécurité offerte par les 15 circuits intégrés sécurisés.

Cet objectif est atteint par un circuit logique prévu pour exécuter une fonction logique à N entrées de données et M sorties de données, N étant au moins égal à 2 et M au moins égal à 1, comprenant des portes logiques 20 et/ou des transistors agencés pour exécuter la fonction logique au moins de deux manières différentes, la manière selon laquelle la fonction logique est exécutée étant déterminée par la valeur d'un signal de sélection de fonction appliqué au circuit logique.

25 Ainsi, pour des données identiques appliquées à l'entrée du circuit logique et des valeurs différentes du signal de sélection de fonction, les polarités de certains nœuds internes du circuit logique et/ou la consommation électrique du circuit logique ne sont pas 30 identiques.

Selon un mode de réalisation, le circuit logique comprend un bloc logique comprenant N entrées reliées aux entrées de données du circuit logique et M sorties reliées aux sorties de données du circuit logique, le 35 bloc logique étant agencé pour exécuter une première fonction logique ou une seconde fonction logique selon la valeur du signal de sélection de fonction, et des moyens

pour inverser les données appliquées au bloc logique et pour inverser les données délivrées par le bloc logique, lorsque le signal de sélection présente une valeur déterminée.

5        Selon un mode de réalisation, les moyens pour inverser les données appliquées comprennent des portes OU EXCLUSIF recevant sur une entrée le signal de sélection de fonction.

10       Selon un mode de réalisation, le circuit logique comprend des portes logiques exécutant la fonction NON ET lorsque le signal de sélection de fonction présente une première valeur logique et la fonction NON OU lorsque le signal de sélection de fonction présente une deuxième valeur logique.

15       Selon un mode de réalisation, le circuit logique est relié à un générateur de signal aléatoire agencé pour délivrer un signal de sélection de fonction aléatoire.

      Selon un mode de réalisation, la fonction logique est une fonction de cryptographie.

20       La présente invention concerne également un circuit de cryptographie, comprenant une pluralité de blocs de cryptographie comprenant chacun un circuit logique selon l'invention.

      Selon un mode de réalisation, le circuit de  
25 cryptographie est relié à un générateur de signal aléatoire agencé pour appliquer à chaque bloc de cryptographie un signal de sélection de fonction aléatoire dont la valeur est indépendante du signal de sélection de fonction appliqué aux autres blocs de  
30 cryptographie.

      La présente invention concerne également un circuit intégré sécurisé comprenant une pluralité de circuits logiques selon l'invention et des moyens pour appliquer aux circuits logiques un signal de sélection de fonction  
35 de type aléatoire dont la valeur est modifiée de façon aléatoire au moins après chaque remise à zéro du circuit intégré.



Selon un mode de réalisation, le circuit intégré comprend une unité centrale de microprocesseur.

Selon un mode de réalisation, le circuit intégré est agencé sur un support portable pour former une carte  
5 à puce ou tout autre objet électronique portable équivalent.

La présente invention concerne également une porte logique comprenant N entrées de données et une sortie, un premier groupe de transistors agencés pour exécuter une  
10 première fonction logique, un deuxième groupe de transistors agencés pour exécuter une seconde fonction logique, et des moyens de sélection de fonction agencés pour recevoir un signal de sélection de fonction et valider à la sortie de la porte logique l'une ou l'autre  
15 des deux fonctions logiques selon la valeur du signal de sélection de fonction.

Selon un mode de réalisation, les moyens de sélection de fonction comprennent des transistors agencés pour court-circuiter des transistors affectés à  
20 l'exécution de l'une ou l'autre des deux fonctions, selon la valeur du signal de sélection de fonction.

Selon un mode de réalisation, les moyens de sélection de fonction comprennent des transistors agencés pour couper des chemins de conduction passant par des  
25 transistors affectés à l'exécution de l'une ou l'autre des deux fonctions, selon la valeur du signal de sélection.

Selon un mode de réalisation, la porte logique comprend deux entrées.

30 Selon un mode de réalisation, la première fonction logique est la fonction NON ET et la deuxième fonction logique est la fonction NON OU.

La présente invention concerne également un circuit logique comprenant une pluralité de portes logiques selon  
35 l'invention, et une entrée pour recevoir un signal de sélection de fonction appliqué aux portes logiques.

La présente invention concerne également un procédé de brouillage du fonctionnement d'un circuit logique prévu pour exécuter une fonction logique à N entrées de données et M sorties de données, N étant au moins égal à 2 et M au moins égal à 1, comprenant une étape consistant à prévoir dans le circuit logique des portes logiques et/ou des transistors agencés pour exécuter la fonction logique au moins de deux manières différentes, la manière selon laquelle la fonction logique est exécutée étant déterminée par la valeur d'un signal de sélection de fonction appliqué au circuit logique, une étape consistant à appliquer au circuit logique un signal de sélection de fonction aléatoire, et une étape consistant à rafraîchir le signal de sélection de fonction à des instants déterminés, de manière à brouiller le fonctionnement du circuit logique.

Selon un mode de réalisation, le procédé comprend les étapes consistant à prévoir, dans le circuit logique, un bloc logique comprenant N entrées reliées aux entrées de données du circuit logique et M sorties reliées aux sorties de données du circuit logique, le bloc logique étant agencé pour exécuter une première fonction logique ou une seconde fonction logique selon la valeur du signal de sélection de fonction, et des portes logiques agencées pour inverser les données appliquées au bloc logique et pour inverser les données délivrées par le bloc logique lorsque le signal de sélection présente une valeur déterminée.

Selon un mode de réalisation, le bloc logique est réalisé au moyen de portes logiques exécutant la fonction NON ET lorsque le signal de sélection de fonction présente une première valeur logique et la fonction NON OU lorsque le signal de sélection de fonction présente une deuxième valeur logique.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante du procédé selon

l'invention et d'exemples de circuits logiques à polarité variable selon l'invention, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

- la figure 1 est une représentation schématique d'une porte logique à polarité variable selon l'invention,
- la figure 2 est un schéma électrique illustrant un mode de réalisation de la porte logique de la figure 1,
- la figure 3 représente sous forme de blocs un circuit logique à polarité variable selon l'invention,
- la figure 4 représente un exemple de circuit logique à polarité variable selon l'invention,
- les figures 5A et 5B représentent deux fonctions logiques exécutées par le circuit à polarité variable de la figure 4 selon la valeur d'un signal de sélection de fonction appliqué au circuit logique,
- les figures 6A et 6B représentent des signaux logiques apparaissant sur les nœuds du circuit logique de la figure 4, pour deux valeurs du signal de sélection de fonction,
- la figure 7 représente sous forme de blocs un exemple de réalisation d'un circuit de cryptographie à polarité variable, et
- la figure 8 représente sous forme de blocs un exemple d'architecture de circuit intégré sécurisé comprenant des circuits logiques à polarité variable selon l'invention.

La présente invention se fonde sur le fait, en soi connu de l'homme de l'art, que toute fonction logique peut être exécutée à partir de portes logiques élémentaires de type NON ET ("NAND") ou de type NON OU ("NOR"). Un autre fait sur lequel se fonde l'invention est qu'une architecture de circuit logique réalisée au moyen de porte NON ET et une architecture identique de circuit logique dans laquelle les portes NON ET sont remplacées par des portes NON OU, exécutent respectivement deux fonctions logiques F1 et F2 qui présentent certaines similitudes. Plus particulièrement, le résultat de la transformation par la fonction F1 de

données A, B, C... est l'inverse du résultat de la transformation par la fonction F2 des données inversées /A, /B, /C..., ce qui peut s'écrire :

$$5 \quad (1) F1(A, B, C...) = /[F2(/A, /B, /C...)]$$

Sur le fondement de cette relation, la présente invention propose de réaliser des circuits logiques capables d'exécuter une fonction logique de deux façons  
10 différentes, d'une part au moyen de portes NON ET et d'autre part au moyen de portes NON OU.

Avant de décrire des exemples de réalisation de tels circuits logiques, on décrira en relation avec les figures 1 et 2 une porte logique à deux modes de  
15 fonctionnement pouvant être utilisée pour réaliser de tels circuits logiques. Une telle porte logique peut notamment constituer la cellule élémentaire d'un système de conception de circuits logiques assisté par ordinateur.

20 La porte 10 représentée en figure 1 présente deux entrées de données IN1, IN2, une entrée auxiliaire AUX et une sortie de données OUT, et comprend une porte NON ET 1 et une porte NON OU 2 à deux entrées chacune. Les entrées IN1, IN2 sont reliées aux entrées correspondantes des  
25 portes 1 et 2 par l'intermédiaire de deux interrupteurs SW1, SW2 pilotés par un signal de sélection de fonction R, appliqué sur l'entrée AUX. Les sorties des portes 1 et 2 sont reliées à la sortie OUT par l'intermédiaire d'un troisième interrupteur SW3, également piloté par le  
30 signal R. Lorsque le signal R est à 0, les entrées IN1, IN2 sont connectées aux entrées de la porte 1 et la sortie de la porte 1 est connectée à la sortie OUT. Lorsque le signal R est à 1, les entrées IN1, IN2 sont connectées aux entrées de la porte 2 et la sortie de la  
35 porte 2 est connectée à la sortie OUT. Ainsi, en supposant que la porte 10 reçoive en entrée des bits A et B, la porte 10 exécute la fonction NON ET quand R est

égal à 0 et la fonction NON OU quand R est égal à 1. En d'autres termes :

$$(2) \quad \text{OUT}_{(R=0)} = \neg(A*B) = \text{NON ET}(A,B)$$

5

$$(3) \quad \text{OUT}_{(R=1)} = \neg(A+B) = \text{NON OU}(A,B)$$

Subsidiairement, on peut ici noter que :

$$10 \quad (4) \quad \neg[\text{NON OU}(\neg A, \neg B)] = \neg[\neg(\neg A + \neg B)] = \neg[A*B] = \text{NON ET}(A,B)$$

Ainsi, l'inverse de la transformée par la fonction NON OU des données inversées  $\neg A$  et  $\neg B$  est égal à la transformée par la fonction NON ET des données non  
15 inversées A et B, ce qui constitue un cas particulier de la relation générale (1) mentionnée plus haut.

La figure 2 représente un exemple de réalisation de la porte logique 10 au moyen de transistors NMOS et PMOS. La porte 10 comprend un étage de maintien à l'état haut  
20 SPU (étage "pull-up") polarisé par une tension d'alimentation Vcc et un étage de maintien à l'état bas SPD (étage "pull-down") connecté à la masse (GND), le point de connexion des deux étages formant le nœud de sortie OUT de la porte 10. L'étage SPU est réalisé au  
25 moyen de transistors PMOS et comprend un étage NOR1 en série avec un étage NAND1. L'étage SPD est réalisé au moyen de transistors NMOS et comprend un étage NOR2 en parallèle avec un étage NAND2. L'étage NOR1 comprend deux transistors en série TP1, TP2 et un transistor TP3 en  
30 parallèle avec ces deux transistors TP1, TP2, les sources des transistors TP1 et TP3 recevant la tension Vcc. L'étage NAND1, agencé entre l'étage NOR1 et le nœud de sortie OUT, comprend trois transistors TP4, TP5, TP6 en parallèle. L'étage NOR2 comprend deux transistors TN1, TN2 en parallèle, agencés en série avec un transistor TN3  
35 dont la source est connectée à la masse. L'étage NAND2 comprend trois transistors TN4, TN5, TN6 en série, la

source du transistor TN6 étant connectée à la masse. La porte 10 comprend également une porte inverseuse INV1 (réalisée classiquement au moyen d'un transistor PMOS et d'un transistor NMOS, non représentés) dont l'entrée est connectée à l'entrée AUX et dont la sortie délivre un signal /R. L'entrée IN1 de la porte 10, recevant le bit A, est connectée aux grilles des transistors TP1, TP4, TN1, TN4. L'entrée IN2, recevant le bit B, est connectée aux grilles des transistors TP2, TP5, TN2, TN5. L'entrée AUX recevant le signal R est connectée aux grilles des transistors TP3 et TN3. La sortie de la porte INV1 délivrant le signal inversé /R est connectée aux grilles des transistors TP6, TN6.

Lorsque le signal R est à 1 et que /R est à 0, les transistors TP3 et TN6 sont bloqués et les transistors TP6 et TN3 sont passants. L'étage NAND1 est court-circuité par le transistor TP6 et l'étage NAND2 est inhibé, le transistor TN6 reliant l'étage NAND2 à la masse étant bloqué. Les étages NOR1 et NOR2 sont actifs et la porte 10 fonctionne comme une porte NON OU. Inversement, lorsque R est égal à 0 et /R égal à 1, l'étage NOR1 est court-circuité (TP3 passant) et l'étage NOR2 est inhibé (TN3 bloqué). Les étages NAND1 et NAND2 sont actifs et la porte 10 fonctionne comme une porte NON ET.

On supposera maintenant en référence à la figure 3 que l'on souhaite réaliser un circuit logique 15 à deux entrées IN1, IN2 et une sortie OUT, exécutant une fonction logique F1 déterminée. On supposera également que l'on sait réaliser la fonction F1 par un agencement particulier de portes logiques NON ET, ce qui est toujours le cas en pratique.

Selon un premier aspect du procédé de l'invention, l'agencement des portes NON ET est conservé mais les portes NON ET sont remplacées par des portes 10 selon l'invention, pour former un bloc logique 11 présentant deux entrées de données IN1', IN2', une sortie de données

OUT' et une entrée AUX. Le bloc logique 11 reçoit sur l'entrée AUX le signal de sélection de fonction R appliqué aux portes logiques 10 qui le constituent (non représentées). Un tel bloc logique 11 exécute ainsi la  
 5 fonction F1 quand R est égal à 0 et exécute une fonction F2 quand R est égal à 1, les portes 10 fonctionnant alors comme des portes NON OU. La fonction F2 est liée à la fonction F1 par la relation (1) mentionnée plus haut.

Selon un second aspect du procédé de l'invention,  
 10 trois portes 12, 13, 14 de type OU EXCLUSIF sont ensuite associées au bloc logique 11 pour former le circuit logique complet 15. Chaque porte 12, 13, 14 reçoit sur une première entrée le signal de sélection de fonction R. La deuxième entrée de la porte 12 est connectée à  
 15 l'entrée IN1 du circuit logique 15, la deuxième entrée de la porte 13 est connectée à l'entrée IN2 du circuit logique 15 et la deuxième entrée de la porte 14 est connectée à la sortie OUT' du bloc logique 11. La sortie de la porte 12 est connectée à l'entrée IN1' du bloc  
 20 logique 11, la sortie de la porte 13 est connectée à l'entrée IN2' du bloc logique 11, et la sortie de la porte 14 forme la sortie OUT du circuit logique 15.

En désignant par A et B les données appliquées sur les entrées IN1 et IN2 du circuit 15, et par A' et B' les  
 25 données appliquées sur les entrées IN1', IN2' du bloc 11, le fonctionnement du circuit logique 15 est défini par les relations suivantes :

quand  $R=0$  :

$$\begin{aligned} 30 \quad & A' = A, B' = B, OUT = OUT' \\ & (5) \quad OUT_{(R=0)} = F1(A, B) \end{aligned}$$

quand  $R=1$  :

$$\begin{aligned} 35 \quad & A' = /A, B' = /B, OUT = /OUT' \\ & (6) \quad OUT_{(R=1)} = /F2(A', B') = /F2(/A, /B) \end{aligned}$$

car les portes OU EXCLUSIF se comportent, vis-à-vis des données A, B et de la sortie OUT', comme des portes inverseuses quand R est égal à 1 et comme des portes non-inverseuses lorsque R est égal à 0.

5 En combinant la relation (6) et la relation générale (1), il vient que :

$$(7) \quad \text{OUT}_{(R=1)} = /F2(/A,/B) \doteq F1(A,B) = \text{OUT}_{(R=0)}$$

10 Ainsi, vu depuis ses entrées et sa sortie, le circuit logique 15 exécute toujours la même fonction F1, mais de manière différente lorsque R=0 et lorsque R=1. Il en découle que les polarités que présentent les nœuds internes du circuit logique 15 ne sont pas les mêmes  
15 selon la valeur de R, pour des données A, B identiques appliquées en entrée. Ainsi, comme cela apparaîtra clairement par la suite, l'attribution d'une valeur aléatoire au signal de sélection de mode R permet de modifier les polarités des signaux internes du circuit  
20 logique 15 de façon aléatoire sans modifier le résultat qu'il délivre, et permet par conséquent de brouiller son fonctionnement et sa consommation électrique.

La figure 4 représente un exemple de réalisation d'un circuit logique 30 selon l'invention, dans le cas  
25 simple choisi à titre d'exemple où la fonction F1 est la fonction "NON ET" à quatre entrées. Le circuit 30 comprend ainsi quatre entrées IN1 à IN4 recevant des bits A, B, C, D et une sortie OUT délivrant le résultat. Conformément à l'architecture proposée plus haut, le  
30 circuit 30 comprend un bloc logique 20 présentant quatre entrées IN1' à IN4' et une sortie OUT', ainsi que des portes OU EXCLUSIF 21 à 24 agencées entre les entrées IN1 à IN4 et les entrées IN1' à IN4', et une porte OU EXCLUSIF 25 agencée entre la sortie OUT' et la sortie  
35 OUT.

Chaque porte 21 à 25 reçoit sur une entrée le signal de sélection de mode R, délivré ici par un



générateur de signal aléatoire RGEN. Les portes 21 à 24 reçoivent sur leur deuxième entrée l'un des bits A, B, C, D et délivrent aux entrées IN1' à IN4' un bit A', B', C', D', respectivement. La porte 25 reçoit sur sa deuxième  
 5 entrée la sortie OUT' du bloc 20 et sa sortie forme la sortie OUT du circuit logique 30. Le bloc logique 20 comprend trois portes 10, 10', 10'' selon l'invention agencées en cascade, remplaçant des portes NON ET conventionnelles, chaque porte étant contrôlée par le  
 10 signal de sélection R. La porte 10 reçoit ainsi en entrée les bits A et B, la porte 10' reçoit en entrée le bit C' et un signal X1 délivré par la porte 10, et la porte 10'' reçoit en entrée le bit D' et un signal X2 délivré par la porte 10'.

15 Sur la figure 5A, il apparaît que le bloc 20 est équivalent à trois portes NON ET en cascade quand R est égal à 0. Sur la figure 5B, il apparaît que le bloc 20 est équivalent à trois portes NON OU en cascade quand R est égal à 1. Conformément à la relation (7), la fonction  
 20 exécutée par le circuit logique 30 vu depuis ses entrées et sa sortie est la fonction NON ET, quelle que soit la valeur du signal R, grâce aux portes OU EXCLUSIF qui inversent les entrées et la sortie du circuit 30 lorsque R est égal à 1.

25 La figure 6A illustre le fonctionnement du circuit 30 lorsque les bits A à D appliqués sur les entrées IN1 à IN4 présentent une séquence de valeurs déterminées et lorsque R est égal à 0. La figure 6B illustre le fonctionnement du circuit 30 lorsque la même séquence de  
 30 bits est appliquée au circuit 30 et lorsque R est égal à 1. On distingue sur chacune de ces figures les chronogrammes des signaux A', B', C', D', X1, X2, OUT' et OUT. Ces figures montrent clairement que les polarités de ces divers signaux sont inversées quand R est égal à 1, bien que la séquence délivrée par la sortie OUT ne change  
 35 pas. Ainsi, par exemple, le signal X1 passe à 0 à un

instant  $t_1$  quand R est égal à 0 et passe à 1 au même instant  $t_1$  quand R est égal à 1.

La valeur du signal de sélection de mode R étant de préférence aléatoire, les valeurs logiques apparaissant sur les nœuds d'un tel circuit logique présentent un caractère non prédictif et non-répétitif. Cette propriété d'un circuit logique selon l'invention permet de lutter contre les techniques de piratage mentionnées au préambule, notamment le piratage par observation des signaux logiques ("probing") ou par observation de la consommation électrique du circuit logique (attaque du type DPA). En effet, la consommation instantanée du circuit logique étant fonction du nombre de commutations à 1 des nœuds internes du circuit (tension Vcc), il va de soi que cette consommation n'est pas la même lorsque R est égal à 1 et lorsque R égal à 0, y compris quand les données appliquées en entrée sont identiques.

En pratique, le signal de sélection de mode R est rafraîchi (renouvelé de façon aléatoire) à des instants précis à déterminer lors de la conception du circuit logique. Si la séquence représentée en figures 6A, 6B est synchronisée à un signal d'horloge, le signal R peut être rafraîchi à chaque cycle d'horloge ou tous les K cycles d'horloge, ou encore être rafraîchi avant chaque nouvelle utilisation du circuit logique 30 (soit avant chaque application d'une nouvelle séquence de bits). Quand le signal R est rafraîchi de façon aléatoire à chaque cycle d'horloge ou tous les K cycles d'horloge, les chronogrammes illustrant le fonctionnement du circuit 30 comprennent une combinaison des chronogrammes de la figure 6A et des chronogrammes de la figure 6B, selon la valeur (aléatoire) que présente le signal R à chaque cycle d'horloge.

La présente invention est bien entendu susceptible d'être appliquée à la réalisation de tout type de circuit logique. A cet effet, il suffit de déterminer de façon classique la topographie du circuit logique réalisé au

moyen de portes NON ET (ou de portes NON OU), puis d'utiliser des portes logiques à deux modes de fonctionnement selon l'invention à la place des portes NON ET classiques. Des moyens inverseurs on non-  
 5 inverseurs selon la valeur du signal R, telles les portes OU EXCLUSIF décrites plus haut, sont ensuite agencés sur les entrées et les sorties du bloc logique ainsi réalisé.

Il apparaîtra clairement à l'homme de l'art que le procédé de brouillage selon l'invention est susceptible  
 10 de divers autres modes de réalisation. Bien que l'on ait proposé dans ce qui précède de concevoir d'un circuit logique à deux modes de fonctionnement à partir de portes logiques élémentaires 10 à deux entrées, des portes logiques selon l'invention à trois entrées voire plus  
 15 peuvent être prévues. Egalement, la conception d'un circuit logique à deux modes de fonctionnement peut être faite au niveau "transistor" ("transistor level") au lieu d'être faite au niveau "porte" ("gate level") comme cela a été décrit plus haut. Cela signifie que l'on peut  
 20 réaliser, par un agencement déterminé de transistors, un circuit logique à deux modes de fonctionnement exécutant la même fonction quel que soit le mode de fonctionnement sélectionné, tout en présentant des polarités différentes sur ses nœuds internes selon le mode de fonctionnement  
 25 sélectionné. Egalement, un circuit logique selon l'invention peut comprendre des modes de fonctionnement différents obtenus par combinaison de portes logiques autres que des portes NON ET ou NON OU, par exemple des combinaisons de portes ET, de portes OU, de portes  
 30 inverseuses, de portes OU EXCLUSIF...

D'autre part, bien que l'on ait décrit dans ce qui précède un circuit logique réalisant la même fonction de deux façons différentes, il entre dans le cadre de la présente invention de prévoir un circuit logique  
 35 réalisant la même fonction de trois manières différentes, de quatre manières différentes, etc.. A cet effet, la méthode suivante peut par exemple être retenue : la

fonction logique à exécuter est synthétisée au moyen d'un  
 premier type de portes logiques pour former un premier  
 bloc logique L1, puis est synthétisée au moyen d'un  
 second type de portes logiques pour former un second bloc  
 5 logique L2, puis au moyen d'un troisième type de portes  
 logiques pour former un troisième bloc logique F3, etc..  
 Les blocs logiques L1, L2, L3... sont ensuite agencés en  
 parallèle, leurs entrées sont connectées à un  
 multiplexeur et leurs sorties sont connectées à un  
 10 démultiplexeur, le multiplexeur et le démultiplexeur  
 étant pilotés par le signal de sélection R (qui comprend  
 dans ce cas plusieurs bits). Selon la valeur du signal R,  
 la fonction logique est exécutée par l'un ou l'autre des  
 blocs L1, L2, L3... Un tel mode de réalisation permet de  
 15 contrer une attaque en monitoring de courant de type DPA,  
 car chaque bloc logique possède sa propre "signature" en  
 termes de consommation électrique. Outre cette méthode  
 consistant à agencer en parallèle des blocs logiques  
 réalisés au moyen de portes logiques conventionnelles, un  
 20 circuit logique multifonction piloté par le signal de  
 sélection R peut aussi être synthétisé à partir de portes  
 logiques multifonction selon l'invention, de manière à  
 obtenir des fonctions logiques entrelacées présentant des  
 nœuds internes communs, afin de contrer des attaques par  
 25 observation de signaux logiques ("probing"). Une  
 intégration encore plus poussée peut également être  
 obtenue par une conception au niveau "transistor"  
 ("transistor level") du circuit logique multifonction.

La figure 7 illustre une application du procédé de  
 30 l'invention à la réalisation d'un circuit de  
 cryptographie CRYC présentant une pluralité de blocs de  
 codage  $CRY_0$  à  $CRY_M$ , chaque bloc étant prévu pour recevoir  
 en entrée des bits de données  $b_0$  à  $b_N$  et délivrer un bit  
 de code, respectivement  $C_0$  à  $C_M$ . Cette architecture de  
 35 circuit de cryptographie est bien connue de l'homme de  
 l'art et correspond par exemple à un circuit de  
 cryptographie de type "3DES". Conformément au procédé de

l'invention, chaque bloc  $CRY_0$ - $CRY_M$  est réalisé au moyen de portes à deux modes de fonctionnement selon l'invention (non représentées). Les bits de données  $b_0$ - $b_N$  sont appliqués à chaque bloc  $CRY_0$ - $CRY_M$  par l'intermédiaire de portes OU EXCLUSIF individuelles pilotées par le signal R, représentées schématiquement par des portes OU EXCLUSIF à N entrées recevant les bits  $b_0$ - $b_N$  et le signal de sélection R. De même, chaque bit de code  $C_0$  à  $C_M$  est prélevé à la sortie de chaque bloc  $CRY_0$ - $CRY_M$  par l'intermédiaire de portes OU EXCLUSIF recevant le signal R sur leur autre entrée.

De préférence, le signal R appliqué à chaque bloc  $CRY_0$ - $CRY_M$  est statistiquement différent du signal R appliqué aux autres blocs. Ainsi le bloc  $CRY_0$  et les portes OU EXCLUSIF associées au bloc  $CRY_0$  reçoivent un bit aléatoire  $R_0$ , le bloc  $CRY_1$  et les portes OU EXCLUSIF associées au bloc  $CRY_1$  reçoivent un bit aléatoire  $R_1$ ..., le bloc  $CRY_M$  et les portes OU EXCLUSIF associées au bloc  $CRY_M$  reçoivent un bit aléatoire  $R_M$ .

La figure 8 illustre un exemple d'intégration du circuit de cryptographie CRYC dans une puce de silicium formant un microprocesseur sécurisé MP. Une telle puce de silicium est destinée à être montée sur un support portable, par exemple une carte plastique, pour former une carte à puce ou tout autre objet portable électronique équivalent. Le microprocesseur MP comprend une unité centrale de traitement CPU, une mémoire MEM, le circuit de cryptographie CRYC décrit plus haut ainsi que des registres PREG reliés à des ports d'entrée/sortie P1, P2, ... Pn. Ces divers éléments sont connectés à un bus de données DTB. Un générateur de signal aléatoire RGEN est prévu pour délivrer des signaux de sélection de mode  $R_0$  à  $R_M$  à chacun des blocs de codage du circuit CRYC (fig. 7). Le générateur RGEN est activé ici par l'unité CPU à chaque nouvelle session, c'est-à-dire après chaque remise à zéro du microprocesseur. Ainsi, lorsqu'une chaîne de bits est appliquée au circuit CRYC en début de session

pour le calcul d'un code d'authentification, les nœuds internes des blocs de codage présents dans le circuit CRYC présentent des polarités et une consommation de courant non constants au regard de la session précédente, y compris quand la chaîne de bits appliquée au circuit CRYC est identique. Les polarités des nœuds internes des blocs de codage varient d'une session à l'autre selon une loi aléatoire propre à chaque bloc et indépendante de celle des autres blocs de codage.

10        En pratique, le procédé de brouillage selon l'invention est susceptible d'être combiné avec d'autres procédés de brouillage connus, tels les procédés consistant à injecter du bruit dans le circuit d'alimentation, à utiliser un signal d'horloge interne  
15 aléatoire,...

## REVENDEICATIONS

1. Porte logique (10) comprenant N entrées de données et une sortie, caractérisée en ce qu'elle comprend :

- un premier groupe de transistors (1, TP4, TP5, TN4, TN5) agencés pour exécuter une première fonction logique,
- un deuxième groupe de transistors (2, TP1, TP2, TN1, TN2) agencés pour exécuter une seconde fonction logique, et
- des moyens de sélection de fonction (SW1, SW2, SW3, TP3, TP6, TN3, TN6, INV1) agencés pour recevoir un signal de sélection de fonction (R) et valider à la sortie de la porte logique l'une ou l'autre des deux fonctions logiques selon la valeur du signal de sélection de fonction.

15

2. Porte logique selon la revendication 1, dans laquelle les moyens de sélection de fonction comprennent des transistors (TP3, TP6) agencés pour court-circuiter des transistors (TP1, TP2, TP4, TP5) affectés à l'exécution de l'une ou l'autre des deux fonctions, selon la valeur du signal de sélection de fonction (R).

20

3. Porte logique selon l'une des revendications 1 et 2, dans laquelle les moyens de sélection de fonction comprennent des transistors (TN3, TN6) agencés pour couper des chemins de conduction passant par des transistors (TN1, TN2, TN4, TN5) affectés à l'exécution de l'une ou l'autre des deux fonctions, selon la valeur du signal de sélection (R).

25

4. Porte logique selon l'une des revendications 1 à 3, comprenant deux entrées (IN1, IN2).

5. Porte logique selon l'une des revendications 1 à 4, dans laquelle la première fonction logique est la

30

fonction NON ET et la deuxième fonction logique est la fonction NON OU.

6. Circuit logique (15, 20,  $CRY_0$ - $CRY_M$ ), caractérisé  
 5 en ce qu'il comprend une pluralité de portes logiques (10) selon l'une des revendications 1 à 5, et une entrée (AUX) pour recevoir un signal de sélection de fonction (R) appliqué aux portes logiques.

10 7. Circuit logique (15, 20,  $CRY_0$ - $CRY_M$ ) prévu pour exécuter une fonction logique (F1) à N entrées de données et M sorties de données, N étant au moins égal à 2 et M au moins égal à 1, caractérisé en ce qu'il comprend des portes logiques (10) et/ou des transistors (TP, TN)  
 15 agencés pour exécuter la fonction logique au moins de deux manières différentes (F1, F2), la manière selon laquelle la fonction logique est exécutée étant déterminée par la valeur d'un signal de sélection de fonction (R) appliqué au circuit logique, de telle sorte  
 20 que, pour des données identiques (A, B, C, D,  $b_0$ - $b_N$ ) appliquées à l'entrée du circuit logique et des valeurs différentes du signal de sélection de fonction (R), les polarités de certains nœuds internes du circuit logique et/ou la consommation électrique du circuit logique ne  
 25 sont pas identiques.

8. Circuit logique selon la revendication 7, comprenant :  
 - un bloc logique (15, 20) comprenant N entrées (IN1',  
 30 IN2') reliées aux entrées de données (IN1, IN2) du circuit logique et M sorties (OUT') reliées aux sorties de données (OUT) du circuit logique, le bloc logique étant agencé pour exécuter une première fonction logique (F1) ou une seconde fonction logique (F2) selon la  
 35 valeur du signal de sélection de fonction, et  
 - des moyens (12-14, 21-25) pour inverser les données appliquées au bloc logique et pour inverser les données



délivrées par le bloc logique, lorsque le signal de sélection présente une valeur déterminée ( $R=1$ ).

9. Circuit logique selon l'une des revendications 7 et 8, dans lequel les moyens pour inverser les données appliquées comprennent des portes OU EXCLUSIF recevant sur une entrée le signal de sélection de fonction ( $R$ ).

10. Circuit logique selon l'une des revendications 7 à 9, comprenant des portes logiques (10) exécutant la fonction NON ET lorsque le signal de sélection de fonction présente une première valeur logique ( $R=0$ ) et la fonction NON OU lorsque le signal de sélection de fonction présente une deuxième valeur logique ( $R=1$ ).

11. Circuit logique selon l'une des revendications 7 à 10, caractérisé en ce qu'il est relié à un générateur de signal aléatoire (RGEN) agencé pour délivrer un signal de sélection de fonction ( $R$ ) aléatoire.

12. Circuit logique ( $CRY_0$ - $CRY_M$ ) selon l'une des revendications 7 à 11, caractérisé en ce que la fonction logique est une fonction de cryptographie.

13. Circuit de cryptographie (CRYC), caractérisé en ce qu'il comprend une pluralité de blocs de cryptographie ( $CRY_0$ - $CRY_M$ ) comprenant chacun un circuit logique selon la revendication 12.

14. Circuit de cryptographie selon la revendication 13, relié à un générateur de signal aléatoire agencé pour appliquer à chaque bloc de cryptographie un signal de sélection de fonction aléatoire dont la valeur est indépendante du signal de sélection de fonction appliqué aux autres blocs de cryptographie.

15. Circuit intégré sécurisé, caractérisé en ce qu'il comprend une pluralité de circuits logiques selon l'une des revendications 7 à 12, et des moyens pour appliquer aux circuits logiques un signal de sélection de fonction de type aléatoire dont la valeur est modifiée de façon aléatoire au moins après chaque remise à zéro du circuit intégré.

16. Circuit intégré (MP) selon la revendication 15, caractérisé en ce qu'il comprend une unité centrale de microprocesseur (CPU).

17. Circuit intégré selon l'une des revendications 15 et 16, agencé sur un support portable pour former une carte à puce ou tout autre objet électronique portable équivalent.



18. Procédé de brouillage du fonctionnement d'un circuit logique (15, 20,  $CRY_0$ - $CRY_M$ ) prévu pour exécuter une fonction logique (F1) à N entrées de données et M sorties de données, N étant au moins égal à 2 et M au moins égal à 1, caractérisé en ce qu'il comprend les étapes consistant à :





- prévoir dans le circuit logique des portes logiques (10) et/ou des transistors (TP, TN) agencés pour exécuter la fonction logique au moins de deux manières différentes, la manière selon laquelle la fonction logique est exécutée étant déterminée par la valeur d'un signal de sélection de fonction (R) appliqué au circuit logique,
- appliquer au circuit logique un signal de sélection de fonction (R) aléatoire, et
- rafraîchir le signal de sélection de fonction à des instants déterminés, de manière à brouiller le fonctionnement du circuit logique.

19. Procédé selon la revendication 18, comprenant les étapes consistant à prévoir, dans le circuit logique :

- un bloc logique (15, 20) comprenant N entrées (IN1', IN2') reliées aux entrées de données (IN1, IN2) du circuit logique et M sorties (OUT') reliées aux sorties de données (OUT) du circuit logique, le bloc logique étant agencé pour exécuter une première fonction logique (F1) ou une seconde fonction logique (F2) selon la valeur du signal de sélection de fonction, et
- des portes logiques (12-14, 21-25) agencées pour inverser les données appliquées au bloc logique et pour inverser les données délivrées par le bloc logique lorsque le signal de sélection présente une valeur déterminée (R=1).


20. Procédé selon la revendication 19, dans lequel le bloc logique est réalisé au moyen de portes logiques (10) exécutant la fonction NON ET lorsque le signal de sélection de fonction présente une première valeur logique (R=0) et la fonction NON OU lorsque le signal de sélection de fonction présente une deuxième valeur logique (R=1).

**Fig. 1****Fig. 2**


**Fig. 3****Fig. 4****Fig. 5A****Fig. 5B**



**Fig. 6A**

(R=0)

**Fig. 6B**

(R=1)



Fig. 7Fig. 8